User:Lidnariq/RDP Registers

0x0410 0000 - DPC_START

---

DPC_START 0x0410 0000
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	START[23:16]
15:8	RW-?	RW-?	RW-?	RW-?	RW-?	RW-	RW-?	RW-?
	START[15:0]
7:0	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	START[7:0]

bit 23-0

START[23:0]: ?

0x0410 0004 - DPC_END

---

DPC_END 0x0410 0004
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	END[23:16]
15:8	RW-?	RW-?	RW-?	RW-?	RW-?	RW-	RW-?	RW-?
	END[15:0]
7:0	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	END[7:0]

bit 23-0

END[23:0]: ?

0x0410 0008 - DPC_CURRENT

---

DPC_CURRENT 0x0410 0008
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	CURRENT[23:16]
15:8	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	CURRENT[15:0]
7:0	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	CURRENT[7:0]

bit 23-0

CURRENT[23:0]: ?

0x0410 000C - DPC_STATUS

---

DPC_STATUS 0x0410 000C - Read access
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
15:8	U-?	U-?	U-?	U-?	U-?	R-?	R-?	R-?
	—	—	—	—	—	START_VALID	END_VALID	DMA_BUSY
7:0	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	READY	BUFFER_BUSY	PIPE_BUSY	TMEM_BUSY	START_GCLK	FLUSH	FREEZE_OR_CRASHED	SOURCE_IS_XBUS

bit 10	START_VALID: ?
bit 9	END_VALID: ?
bit 8	DMA_BUSY: ?
bit 7	READY: ?
bit 6	BUFFER_BUSY: ?
bit 5	PIPE_BUSY: ?
bit 4	TMEM_BUSY: ?
bit 3	START_GCLK: ?
bit 2	FLUSH: ?
bit 1	FREEZE_OR_CRASHED: ?
bit 0	SOURCE_IS_XBUS: 0: Source is DMEM; 1: Source is XBUS

DPC_STATUS 0x0410 000C - Write access
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
15:8	U-?	U-?	U-?	U-?	U-?	U-?	W-?	W-?
	—	—	—	—	—	—	CLR_CLOCK	CLR_BUFFER_BUSY
7:0	W-?	W-?	W-?	W-?	W-?	W-?	W-?	W-?
	CLR_PIPE_BUSY	CLR_TMEM_BUSY	SET_FLUSH	CLR_FLUSH	SET_FREEZE	CLR_FREEZE	SET_SOURCE	CLR_SOURCE

bit 9	CLR_CLOCK: ?
bit 8	CLR_BUFFER_BUSY: ?
bit 7	CLR_PIPE_BUSY: ?
bit 6	CLR_TMEM_BUSY: ?
bit 5	SET_FLUSH: ?
bit 4	CLR_FLUSH: ?
bit 3	SET_FREEZE: ?
bit 2	CLR_FREEZE: ?
bit 1	SET_SOURCE: ?
bit 0	CLR_SOURCE: ?

0x0410 0010 - DPC_CLOCK

---

DPC_CLOCK 0x0410 0010
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	CLOCK[23:16]
15:8	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	CLOCK[15:0]
7:0	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	CLOCK[7:0]

bit 23-0

CLOCK[23:0]: ?

0x0410 0014 - DPC_BUSY

---

DPC_BUSY 0x0410 0014
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	BUSY[23:16]
15:8	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	BUSY[15:0]
7:0	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	BUSY[7:0]

bit 23-0

BUSY[23:0]: ?

0x0410 0018 - DPC_PIPE_BUSY

---

DPC_PIPE_BUSY 0x0410 0018
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	PIPE_BUSY[23:16]
15:8	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	PIPE_BUSY[15:0]
7:0	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	PIPE_BUSY[7:0]

bit 23-0

PIPE_BUSY[23:0]: ?

0x0410 001C - DPC_TMEM_BUSY

---

DPC_TMEM_BUSY 0x0410 001C
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	TMEM_BUSY[23:16]
15:8	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	TMEM_BUSY[15:0]
7:0	R-?	R-?	R-?	R-?	R-?	R-?	R-?	R-?
	TMEM_BUSY[7:0]

bit 23-0

TMEM_BUSY[23:0]: ?

0x0420 0000 - DPS_TBIST

---

DPS_TBIST 0x0420 0000
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
15:8	U-?	U-?	U-?	U-?	U-?	R-?	R-?	R-?
	—	—	—	—	—	FAIL[7:5]
7:0	R-?	R-?	R-?	R-?	R-?	RW-?	RW-?	RW-?
	FAIL[4:0]					DONE	GO	CHECK

bit 10-3	FAIL[7:0]: ?
bit 2	DONE: ?
bit 1	GO: ?
bit 0	CHECK: ?

0x0420 0004 - DPS_TEST_MODE

---

DPS_TEST_MODE 0x0420 0004
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
15:8	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
7:0	U-?	U-?	U-?	U-?	U-?	U-?	U-?	RW-?
	—	—	—	—	—	—	—	ENABLE

bit 0

ENABLE: ?

0x0420 0008 - DPS_BUFTEST_ADDR

---

DPS_BUFTEST_ADDR 0x0420 0008
31:24	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
23:16	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
15:8	U-?	U-?	U-?	U-?	U-?	U-?	U-?	U-?
	—	—	—	—	—	—	—	—
7:0	U-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	—	ADDRESS[6:0]

bit 6-0

ADDRESS[6:0]: ?

0x0410 000C - DPS_BUFTEST_DATA

---

DPS_BUFTEST_DATA 0x0420 000C
31:24	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	DATA[31:24]
23:16	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	DATA[23:16]
15:8	RW-?	RW-?	RW-?	RW-?	RW-?	RW-	RW-?	RW-?
	DATA[15:0]
7:0	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?	RW-?
	DATA[7:0]

bit 31-0

DATA: ?